”HOME”ホーム”MAIL”ご注文・お問い合わせ

G-PCI4G-PCI-4

APEX−FPGA 開発用 PCIボード ( 最大2ギガバイトSDRAM )

【特 徴】

 1.大規模FPGA、Altera社APEXシリーズを開発するためのボードです。

 2.SDRAMが最大2ギガバイト搭載できます。( 512MBytes DIMM が4枚まで )

 3.PCIインターフェースはすでに組み込まれていますので、目的の機能の開発に専念できます。

 4.FIFOが1KDW ( FPGA内蔵RAM )で構成されていますので、高速なマスタ転送ができます。

 5.開発用FPGAのSROM ( EPC2 )は必要数すべて実装済みです。

 6.外部インターフェースはLV_TTL ( FPGA直結 )です。
     直前にAddOn改造可能なように2.54m/mコネクタ部が有ります。

 7.IDE仕様のコネクタも基板上に有ります。

 8.SRAM(15nS版)は4MBytes標準搭載で、FPGA内部RAMのみではできない機能を実現できます。

 9.FROMは2MBytes標準搭載されていますので、エンベッデッドCPU (niosなど)の開発も可能です。

ドライバソフト、テストプロが付属しています。
テスト用FPGAデータ(pof、sofファイル)も付属しています。

☆ ブロック図

【概略仕様】

 1.外部インターフェース 68ピンコネクタ
   1 ) 32ビット+制御信号
   2 ) LV_TTLインターフェース ( FPGA直結 )
 2.IDEインターフェース ( FPGA直結 )
   1 ) 32ビット+制御信号
   2 ) 本基板上にコネクタ (2.54m/mピッチ40ピン ) 標準実装

 3.PCI部とのインターフェース
   1 ) マスター動作時は以下のような制御信号による
         REQ
         ACK
         DATA[31:0]
         W_CLOCK
         W_VALID
         W_ENB
         R_CLOCK
         R_VALID
         R_ENB
   2 ) ターゲット動作時は以下のような制御信号による
         W_STROBE
         R_STROBE
         LOCAL_ADRS[7:2]
         DATA[31:0]
 4.開発 FPGA
   1 ) 搭載FPGA
         Altera社APEXシリーズ2個、APEX20K100、160、200、300 から選択
   2 ) コンフィギュレーション
         ByteBlasterおよびEPC2から可能
 5.転送クロック
   1 ) PCIインターフェース(PCI FPGAと開発用FPGA間)とは、PCIクロック/4 ( 8.3MHz )
   2 ) SDRAMの基本クロックは、ボード搭載クロック ( Option,最高50MHz )を使用
    上のPCIクロック/4 ( 8.3MHz ) 、33MHzも使用可能
   3 ) 外部インターフェース ( 開発用FPGAと外部機器間 )とは、上のボード搭載クロックの整数分の1が望ましい。