

汎用 I / O P C I ボード I O - P C I ハード仕様書

第一版 2000.03/14

第2版 2005.10/5 Win2000/XP 記述

株式会社 **ファード**

東京都府中市緑町3-8-2 新東邦ビル4F

www2.ocn.ne.jp/~fird

fird@coral.ocn.ne.jp

TEL 042-362-5072

FAX 042-369-8026

目 次

1 . 品名	2
2 . 目的	2
3 . 構成	2
4 . 概略ブロック図	3
5 . アドレスマップ	4
6 . I/O詳細	5
6 - 1 . TTL外部入出力データ (I/Oベース+00h) R/W	5
6 - 2 . 差動/オプトアイソレーション外部入出力 (I/Oベース+04h) R/W	6
6 - 3 . モードレジスタ (I/Oベースアドレス+08h) R/W	7
6 - 4 . <u>モード0</u> コントロールレジスタ (I/Oベース+0ch) R/W	9
6 - 5 . <u>モード1</u> コントロール (I/Oベース+10h) R/W	10
6 - 6 . 割り込みマスク/ステータス (I/Oベース+14h) R/W	13
6 - 6 - 1 . 割り込みマスク、クリア (I/Oライト)	13
6 - 6 - 2 . 割り込みステータスリード (I/Oリード)	14
6 - 7 . トリガ出力コントロール (I/Oベース+18h) R/W	15
6 - 8 . モードPコントロールレジスタ (I/Oベース+1ch) R/W	16
6 - 9 . モードPコントロールレジスタ (I/Oベース+20h) R/W	17
6 - 10 . パターンスタートアドレス (I/Oベース+24h) R/W	18
6 - 11 . パターンエンドアドレス (I/Oベース+28h) R/W	19
6 - 12 . ディップスイッチ (I/Oベース+2ch) R	20
7 . メモリ詳細	21
8 . 外部コネクタ信号表	22
8 - 1 . TTL接続	23
8 - 2 . 差動接続	23
8 - 3 . フォトカプラ接続	23
9 . コントロール信号割り当て	24
10 . ポート動作モード	25
10 - 1 . 動作概要	25
10 - 2 . タイミング	26
11 . パターン動作モード	27
11 - 1 . 動作概要	27
11 - 2 . タイミング	28
12 . 電源電圧	29
13 . サイズ	29

1. 品名

IO-PCIボード


2. 目的

PCIを通して、外部のデータをI/O出力または、I/O入力する汎用のボードです。
出来るだけ廉価で、提供出来るようにしました。
オプションとして、パターン入出力用にメモリ、発振器も用意しました。
また、入出力バッファもTTL/差動/オプトアイソレーションを同一ボードで
部品を選択搭載して、動作出来るようにしました。
従って、例えばTTLと差動を混在使用もできます。

3. 構成

FPGA (PCI・I/F含む)と入出力バッファとシンプルです。
オプションとして、最大4Mバイトメモリと発振器をパターン入/出力用として
用意しています。
外部とのインターフェースとして、68ピンーフピッチコネクタが搭載されています。
ソフトとして、Windows 95/98/Me、NT、2000/XPのドライバと
それを使用したテストプログラムを添付しています。

4. 概略ブロック図



(注1) バッファは、TTL / 差動 / オプトアイソレーションを注文時に選択していただきます。

(注2) オプションメモリは、必要な分のみ搭載可能です。
(パターンのビット幅により、異なります。)

(注3) オプション発振器は、周波数を指定していただきます。

5. アドレスマップ

(1) I/O

I/O BaseAddress 31 0

+00h	外部入/出力データ(TTL)
+04h	外部入/出力データ(差動/オプト)
+08h	モードレジスタ
+0ch	モード0コントロールレジスタ
+10h	モード1コントロールレジスタ
+14h	割り込みマスク/ステータス
+18h	トリガ出力コントロール
+1ch	モードPコントロールレジスタ (パターンコントロール)
+20h	パターン・スタート/ストップ
+24h	パターン・スタートアドレス
+28h	パターン・エンドアドレス
+2ch	ディップスイッチリード

(注) I/O+30~3fhまでは、未使用で、
I/O+40~7fhまでは、コンフィグレジ・リード用になっている。

(2) メモリ

+00 0000h	4 Mバイト領域 パターン用オプションメモリ
+1f ffffh	

(注) バイト、ワード、ダブルワードでR/W可能ですが、必要メモリのみ
搭載している場合は、違います。詳細は、メモリ詳細を参照してください。

6. I/O詳細

6-1. TTL外部入出力データ (I/Oベース+00h) R/W

ビット	名称	内容	備考
31	IO31	TTL 第4バイト 入/出力	このワードに差動/ オプトが指定されて いれば、このワード は、無効になります。
30	IO30		
29	IO29		
28	IO28		
27	IO27		
26	IO26		
25	IO25		
24	IO24		
23	IO23	TTL 第3バイト入/出力	
22	IO22		
21	IO21		
20	IO20		
19	IO19		
18	IO18		
17	IO17		
16	IO16		
15	IO15	TTL 第2バイト入/出力	このワードに差動/ オプトが指定されて いれば、このワード は、無効になります。
14	IO14		
13	IO13		
12	IO12		
11	IO11		
10	IO10		
9	IO9		
8	IO8		
7	IO7	TTL 第1バイト入/出力	
6	IO6		
5	IO5		
4	IO4		
3	IO3		
2	IO2		
1	IO1		
0	IO0		

・外部データを入/出力するTTL専用I/Oポートです。

(1) アクセスは、8ビット/16ビット/32ビット可能です。

(注) 8ビットアクセス時のアドレスは、+00h/+01h/+02h/+03h です。

16 " +00h/+02h です。

32 " +00h です。

(2) データの方向(入/出力)は、モードにより異なりますので、各モードの説明を参照してください。

6 - 2 . 差動 / オプトアイソレーション外部入出力 (I / O ベース + 0 4 h) R / W

ビット	名称	内容	備考
31 : : 16		未使用	
15 14 13 12 11 10 9 8	IO30(31) IO28(29) IO26(27) IO24(25) IO22(23) IO20(21) IO18(19) IO16(17)	差動 / オプトアイソレーション 第 2 バイト入出力	
7 6 5 4 3 2 1 0	IO14(15) IO12(13) IO10(11) IO8(9) IO6(7) IO4(5) IO2(3) IO0(1)	差動 / オプトアイソレーション 第 1 バイト	

・外部データを入出力する差動 / オプトアイソレーション専用ポートです。

(1) アクセスは、 8 ビット / 1 6 ビット可能です。

(注) 8 ビットアクセス時のアドレスは、 +04h / +05h です。

1 6 " +04h です。

(2) 入出力は、注文時の入出力指定に従い固定です。

6-3. モードレジスタ (I/Oベースアドレス+08h) R/W

ビット	名称	内容	備考
31 : : 12		未使用	
11 10		未使用	
9 8	PW1 PW0	パターン幅	リードのみ
7		未使用	
6	BCNT	コントロールバッファの種類 (混合時)	リードのみ
5 4	B DIR 1 B DIR 0	バッファ方向 (オプト/差動時)	リードのみ
3 2	BUF 1 BUF 0	バッファの種類	リードのみ
1 0	MOD 1 MOD 0	基本モード	

(1) 基本モードの設定

MOD 1	MOD 0	名称	機能
0	0	モード0	単純入出力を行う。
0	1	モード1	コントロール線を使用して入出力を行う。
1	0	モードP	パターン入出力を行う。
1	1	禁止	設定をしないでください。

- (注) 1. モード1に関しては、そのモードで使用していない
空きポートは、モード0として使用出来る。
2. モードPは、オプションとしてメモリ及び発振器が必要である。

(2) バッファの種類 (リードのみ)

信号名称	内容
BUF 1	IO16~31のバッファの設定
BUF 0	IO0~15の "

- ・搭載バッファの種類で、
" 0 ": TTLバッファ / " 1 ": 差動/オプトに設定されている。
(注) バッファの種類の設定は、ボード毎に出荷時固定されている。

(3) バッファの方向 (リードのみ)

信号名称	内容
B DIR 1	BU F 1 = 1 の時のデータ方向
B DIR 0	BU F 0 = 1 "

- ・バッファが、差動/オプト時のデータ方向で、
" 0 ": 入力 / " 1 ": 出力に設定されている。
(注) バッファの方向の設定は、ボード毎に出荷時固定されている。

(4) バッファが、TTLと差動/オプトの混合時のコントロール信号のバッファ
BCNT = " 0 ": TTLバッファ、" 1 ": 差動/オプトバッファ

(5) パターン幅 (リードのみ)

PW 1	PW 0	内容
0	0	パターンオプションなし。
0	1	8ビット幅パターン入出力
1	0	16 "
1	1	32 "

- ・パターンオプション搭載時のパターン幅で、幅分のメモリを搭載されている。
(注) バッファの種類の設定は、ボード毎に出荷時固定されている。

6 - 4 . モード0コントロールレジスタ (I/Oベース+0ch) R/W

ビット	名称	内容	備考
31 : : 4		未使用	
3	DIR3	バッファ方向3	
2	DIR2	" 2	
1	DIR1	" 1	
0	DIR0	" 0	

・モード0でのバッファ方向の設定で、

”0”：入力

”1”：出力に設定出来る。

(1) TTLバッファの場合

DIR3 = IO31 ~ 24のバイト (第4バイト)

DIR2 = IO23 ~ 16 " (第3バイト)

DIR1 = IO15 ~ 8 " (第2バイト)

DIR0 = IO7 ~ 0 " (第1バイト)

(2) 差動/オプトアイソレーションの場合

DIR3 = 未使用

DIR2 = IO31 ~ 16のバイト (第2バイト)

DIR1 = 未使用

DIR0 = IO15 ~ 0のバイト (第1バイト)

(注) DIR3とDIR1は、使用しません。

(3) TTLと差動/オプト混合の場合

下位が、差動/オプトの場合 (上位がTTL)

DIR3 = IO31 ~ 24のバイト (第4バイト): TTLバッファ

DIR2 = IO23 ~ 16のバイト (第3バイト): TTLバッファ

DIR1 = 未使用

DIR0 = IO15 ~ 0のバイト (第1バイト): 差動/オプト・バッファ

上位が、差動/オプトの場合 (下位がTTL)

DIR3 = 未使用

DIR2 = IO31 ~ 16のバイト (第2バイト): 差動/オプト・バッファ

DIR1 = IO15 ~ 8のバイト (第2バイト) : TTLバッファ

DIR0 = IO7 ~ 0のバイト (第1バイト) : TTLバッファ

(注) DIR2の第2バイトは、差動/オプトのデータで、

DIR1の第2バイトは、TTLのデータで、入出力のI/Oが

違います。

6-5. モード1コントロール(I/Oベース+10h) R/W

ビット	名称	内容	備考
31 : : : 8		未使用	
7 : : : 3		未使用	
2 1 0	DMOD2 DMOD1 DMOD0	データモードの設定	

(1) ビット2,1,0: DMOD2、1、0 リード/ライト
入出力データモードを設定する。

全てTTLの場合(モードレジスタBUF1、0=0、0)

DMOD2	DMOD1	DMOD0	内容			
			第4バイト	第3バイト	第2バイト	第1バイト
0	0	0	32ビットコントロール入力			
0	0	1	32ビットコントロール出力			
0	1	0	16ビットコントロール出力		16ビットコントロール入力	
0	1	1	モード0 I/O (注)		16ビットコントロール入力	
1	0	0	16ビットコントロール出力		モード0 I/O (注)	

(注) モード0 I/Oの方向は、モード0コントロールレジスタのDIR3~0の設定に従う。

全て差動/オプトの場合(モードレジスタBUF1、0=1、1)

DMOD2	DMOD1	DMOD0	内容	
			第2バイト	第1バイト
0	0	0	16ビットコントロール入力	
0	0	1	16ビットコントロール出力	
0	1	0	8ビットコントロール出力	8ビットコントロール入力
0	1	1	モード0 I/O (注1)	8ビットコントロール入力
1	0	0	8ビットコントロール出力	モード0 I/O (注1)

(注) 1. モード0 I/Oの方向は、搭載バッファの設定に従う。

2. 入力/出力は、注文時の入出力指定で決まりますので、上記表の全ては、設定出来ません。

TTL、差動/オプト混在の場合（モードレジスタBUF1、0 = 0、1）
 ・コントロールが、TTLのデータモード（上位がTTL）
 （モードレジスタBCNT = 0）

DMOD2	DMOD1	DMOD0	内容			
			第4バイト	第3バイト	第2バイト	第1バイト
0	0	0	モード 0 I/O		\	
0	0	1	モード 0 I/O			
0	1	0	16ビットコントロール入力			
0	1	1	16ビットコントロール出力			
1	0	0	未使用			
1	0	1	未使用			

・コントロールが、差動/オプトのデータモード（下位が差動/オプト）
 （モードレジスタBCNT = 1）

DMOD2	DMOD1	DMOD0	内容	
			第2バイト	第1バイト
0	0	0	\	8ビットコントロール入力
0	0	1		8ビットコントロール出力
0	1	0		モード 0 I/O
0	1	1		モード 0 I/O
1	0	0		未使用
1	0	1		未使用

- (注) 1. モード 0 I/Oの方向は、TTLの場合モード 0 コントロールレジスタの DIR3 ~ 0の設定に従い、差動/オプトの場合搭載バッファに従う。
 2. 差動/オプトの入力/出力は、注文時の入出力指定で決まりますので、上記表の全ては、設定出来ません。
 3. コントロール入出力を行うには、コントロールも同じバッファを注文時に指定していただきます。

TTL、差動/オプト混在の場合（モードレジスタBUF1、0 = 1、0）
 ・コントロールが、TTLのデータモード（下位がTTL）
 （モードレジスタBCNT = 0）

DMOD2	DMOD1	DMOD0	内容			
			第4バイト	第3バイト	第2バイト	第1バイト
0	0	0	/		モード0 I/O	
0	0	1			モード0 I/O	
0	1	0			16ビットコントロール入力	
0	1	1			16ビットコントロール出力	
1	0	0			未使用	

・コントロールが、差動/オプトのデータモード（上位が差動/オプト）
 （モードレジスタBCNT = 1）

DMOD2	DMOD1	DMOD0	内容	
			第2バイト	第1バイト
0	0	0	8ビットコントロール入力	/
0	0	1	8ビットコントロール出力	
0	1	0	モード0 I/O	
0	1	1	モード0 I/O	
1	0	0	未使用	

- (注) 1. モード0 I/Oの方向は、TTLの場合モード0コントロールジスタのDIR3～0の設定に従い、差動/オプトの場合搭載バッファに従う。
 2. 差動/オプトの入力/出力は、注文時の入出力指定で決まりますので、上記表の全ては、設定出来ません。
 3. コントロール入出力を行うには、コントロールも同じバッファを注文時に指定していただきます。

6 - 6 . 割り込みマスク/ステータス (I/Oベース+14h) R/W

6 - 6 - 1 . 割り込みマスク、クリア (I/Oライト)

ビット	名称	内容	備考
31 : : 13		未使用	
12	PTEMSK	パターンエンド割り込みマスク	
11	OBF MSK	O B F 立ち下がりエッジ割り込みマスク	
10	IBF MSK	I B F 立ち上がり "	
9	INT2MSK	汎用割り込み 2 マスク	
8	INT1MSK	" 1 "	
7	OBFCLR	O B F ステータスクリア	
6	IBFCLR	I B F "	
5		未使用	
4	PTECLR	パターンエンド割り込みクリア	
3	OBF CLR	O B F 立ち下がりエッジ割り込みクリア	
2	IBF CLR	I B F 立ち上がり "	
1	INT2CLR	汎用割り込み 2 クリア	
0	INT1CLR	" 1 "	

- (1) 割り込みクリア (**CLR) は、" 1 " で割り込みステータスをクリアします。
- (2) 割り込みマスク (**MSK) は、" 0 " で割り込みを許可し、" 1 " で割り込みを禁止します。電源立ち上げ時は、全て " 1 " で禁止状態です。
- (3) OBFCLR、IBFCLR は、DACK 及びデータリードで自動的にクリアされるが、初期時等、強制的にクリアするとき使用する。

6 - 6 - 2 . 割り込みステータスリード (I/Oリード)

ビット	名称	内容	備考
31 : : 13		未使用 (0)	
12	PTEMSK	パターンエンド割り込みマスク	
11	OBF MSK	O B F 立ち下がりエッジ割り込みマスク	
10	IBF MSK	I B F 立ち上がり "	
9	INT2MSK	汎用割り込み 2 マスク	
8	INT1MSK	" 1 "	
7	OBF	O B F ステータス	
6	IBF	I B F "	
5		未使用 (0)	
4	PTEINT	パターンエンド割り込みステータス	
3	OBF INT	O B F 立ち下がりエッジ割り込みステータス	
2	IBF INT	I B F 立ち上がり "	
1	INT2INT	汎用割り込み 2 割り込みステータス	
0	INT1INT	" 1 "	

- (1) 割り込みステータス (**INT) は、" 1 " で割り込み状態です。
- (2) O B F、I B F は、ステータスで、割り込みを使用しないコントロール入 / 出力 (モード 1) において、使用することができる。
- (3) これらのステータスは、割り込みマスクとは、関係なく変化します。
- (4) 割り込みマスクは、設定された値がリード出来ます。

6 - 7 . トリガ出力コントロール (I/Oベース+18h) R/W

ビット	名称	内容	備考
31 : : 16		未使用	
15 14 13 12	T2W3 T2W2 T2W1 T2W0	トリガ2のトリガ幅カウンタ設定 トリガ幅は、 (設定値+1)*約10 μ Sで出力する。 最大約160 μ S幅出力出来ます。	
11 10		未使用	
9	T2POL	トリガ2の出力極性"1"=正パルス、"0"=負パルス	
8	TRG2OUT	トリガ2出力。"1"=出力	
7 6 5 4	T1W3 T1W2 T1W1 T1W0	トリガ1のトリガ幅カウンタ設定 トリガ幅は、 (設定値+1)*約10 μ Sで出力する。 最大約160 μ S幅出力出来ます。	
3 2		未使用	
1	TRG1POL	トリガ1の出力極性"1"=正パルス、"0"=負パルス	
0	TRG1OUT	トリガ1出力。"1"=出力	

・リード時、設定データ(トリガ幅カウンタ、トリガ極性)が、リードできます。

6 - 8 . モードPコントロールレジスタ (I/Oベース+1ch) R/W

ビット	名称	内容	備考
31 : : 8		未使用	
7 6		未使用	
5 4	PCK1 PCK0	パターン出力時のクロックの分周 発振器の周波数 / (2 ^ 設定値)	(注) 1
3 2		未使用	
1	PREPT	繰り返しの ON/OFF "1"=繰り返し、"0"=1 回	
0	PDIR	パターン入出力設定 "1"=出力、"0"=入力	

(1) リード時

上記セットされた状態が、リード出来ます。

(注1) 分周は、1 / 1、1 / 2、1 / 4、1 / 8の4種類設定できる。

(0) (1) (2) (3)

6 - 9 . モードPコントロールレジスタ (I/Oベース+20h) R/W

ビット	名称	内容	備考
31 : : 8		未使用	
7 6 5 4 3 2 1		未使用	
0	PSTART	パターン・スタート/ストップ "1"=スタート、"0"=ストップ	

(1) PSTART

- ・ライト時
 - " 1 " : パターンの入出力を開始させる。
 - " 0 " : パターン動作を強制終了させる。
- ・リード時
 - " 1 " : 動作中
 - " 0 " : 停止中

(注) このビットは、パターンが終了すると " 0 " にクリアされるが、繰り返し動作になっているときは、 = 0 でストップするまで " 1 " のままである。

6 - 10 . パターンスタートアドレス (I/Oベース+24h) R/W

ビット	名称	内容	備考
31 : : 20		未使用	
19 18 17 16	SA19 SA18 SA17 SA16	開始パターンアドレス設定	
15 14 13 12	SA15 SA14 SA13 SA12	(注) 終了パターンアドレスより小さいこと。 開始アドレス < 終了アドレス	
11 10 9 8	SA11 SA10 SA9 SA8	リード時は、設定されたデータが 読み取れます。	
7 6 5 4	SA7 SA6 SA5 SA4		
3 2 1 0	SA3 SA2 SA1 SA0		

6 - 1 1 . パターンエンドアドレス (I/Oベース+28h) R/W

ビット	名称	内容	備考
31 : : 20			
19 18 17 16	EA19 EA18 EA17 EA16	終了パターンアドレスの設定	
15 14 13 12	EA15 EA14 EA13 EA12	(注) 開始パターンアドレスより大きいこと。	
11 10 9 8	EA11 EA10 EA9 EA8	リード時は、設定されたデータが読み取れます。	
7 6 5 4	EA7 EA6 EA5 EA4		
3 2 1 0	EA3 EA2 EA1 EA0		


6 - 12 . ディップスイッチ (I / O ベース + 2 c h) R

ビット	名称	内容	備考
31 : : 8			
7 6 5 4	DSW8 DSW7 DSW6 DSW5	ディップスイッチ入力値 ON = " 1 " OFF = " 0 "	
3 2 1 0	DSW4 DSW3 DSW2 DSW1	ボードの ID として使用する。	

(注) DSW1 ~ 3 は、複数枚使用時の基板の ID として使用します。
その他は、自由に使用することができる。

7. メモリ詳細

パターン用メモリで、ビット幅で容量が異なる。



(注) 1. パターン入出力を行うには、以下のメモリが必要です。

8ビットモード	:	SRAM	1個 / 2個	(512K / 1Mパターン)
16 "	:	"	2個 / 4個	(")
32 "	:	"	4個 / 8個	(")

2. メモリアクセスは、

8ビットモード	:	バイト	アクセスのみ
16 "	:	バイト / ワード	アクセス可
32 "	:	バイト / ワード / ダブルワード	アクセス可

になっている。

8. 外部コネクタ信号表

ピン番号	信号名	ピン番号	信号名
1	IO0	3 5	IO1
2	IO2	3 6	IO3
3	IO4	3 7	IO5
4	IO6	3 8	IO7
5	GND	3 9	GND
6	IO8	4 0	IO9
7	IO10	4 1	IO11
8	IO12	4 2	IO13
9	IO14	4 3	IO15
1 0	GND	4 4	GND
1 1	IO16	4 5	IO17
1 2	IO18	4 6	IO19
1 3	IO20	4 7	IO21
1 4	IO22	4 8	IO23
1 5	GND	4 9	GND
1 6	IO24	5 0	IO25
1 7	IO26	5 1	IO27
1 8	IO28	5 2	IO29
1 9	IO30	5 3	IO31
2 0	GND	5 4	GND
2 1	CTIP0	5 5	CTIM0
2 2	CTIP1	5 6	CTIM1
2 3	CTIP2	5 7	CTIM2
2 4	CTIP3	5 8	CTIM3
2 5	GND	5 9	GND
2 6	CTOP0	6 0	CTOM0
2 7	CTOP1	6 1	CTOM1
2 8	CTOP2	6 2	CTOM2
2 9	CTOP3	6 3	CTOM3
3 0	未使用	6 4	GND
3 1	"	6 5	GND
3 2	"	6 6	GND
3 3	"	6 7	GND
3 4	"	6 8	GND


(注) バッファにより信号接続が多少異なるので、8 - 1 ~ 3 に説明します。

使用コネクタ型名： DHA - RA 6 8 - R 1 3 1 N 基板側
DHA - PC 6 8 - 3 G - HPD 1 0 ケーブル側
第一電子工業社製

8 - 1 . TTL接続


- (1) IO0 ~ 31 : 表のまま。
- (2) CTIP0 ~ 3 : ICNT0 ~ 3で使用。
- (3) CTIM0 ~ 3 : 未使用。
- (4) CTOP0 ~ 3 : OCNT0 ~ 3で使用。
- (5) CTOM0 ~ 3 : 未使用。

8 - 2 . 差動接続



- (1) IO0 ~ 31 : 偶数番号が ” + ” 側、奇数番号が ” - ” 側。
IO0と1が、データ0になる。
- (2) CTIP0 ~ 3 : コントロール入力 ICNT0 ~ 3の ” + ” 側。
- (3) CTIM0 ~ 3 : ” - ” 側。
- (4) CTOP0 ~ 3 : コントロール出力 OCNT0 ~ 3の ” + ” 側。
- (5) CTOM0 ~ 3 : ” - ” 側。

8 - 3 . フォトカプラ接続



- (1) IO0 ~ 31 : 出力 : 偶数番号が ” コレクタ ”、奇数番号が ” エミッタ ”。
: 入力 : 偶数番号が ” カソード ”、奇数番号が ” アノード ”。
- (2) CTIP0 ~ 3 : コントロール入力 ICNT0 ~ 3の ” アノード ”。
- (3) CTIM0 ~ 3 : ” カソード ”。
- (4) CTOP0 ~ 3 : コントロール出力 OCNT0 ~ 3の ” コレクタ ”。
- (5) CTOM0 ~ 3 : ” エミッタ ”。

9. コントロール信号割り当て

入/出	コントロール信号名	モード0	モード1	モードP
出力	OCNT0	未使用	IBF	出力知っ
	OCNT1	未使用	OBF	出力イネーブル(負)
	OCNT2	トリガ1		
	OCNT3	トリガ2		
入力	ICNT0	未使用	STB(負)	入力知っ
	ICNT1	未使用	DACK(負)	入力イネーブル(負)
	ICNT2	INT1(割り込み)(立ち下がり)		
	ICNT3	INT2(")(")		

- ・正論理信号
IBF、OBF、
- ・負論理信号
STB、DACK、出力イネーブル、入力イネーブル
- ・プログラマブル信号
トリガ1、トリガ2
- ・エッジ信号
INT1、INT2(立ち下がりで割り込み発生する。)
出力クロック、入力クロック(立ち上がりでデータをサンプリングする。)

10. ポート動作モード

10-1. 動作概要

モード0


入力ポートは、現在の外部データを入力する。

出力ポートは、CPUが、ライトしたデータがラッチされそのまま出力される。


データ制御信号は、使用しない。

モード1動作（ハンドシェイク） - 8255モード1準拠

入力ポートは、外部からのラッチ信号（STB）にてデータをラッチし、CPUはそれをリードする。




出力ポートは、CPUがデータをライトし、OBFが“1”になり、その後、受け取り済み信号（DACK）にて、OBFが“0”になる。次のデータをライトします。



- モード1で使用する制御信号
- ・ IBF（入力バッファフル）
 - ・ STB（入力データラッチ）
- } 入力データに適用
-
- ・ OBF（出力バッファフル）
 - ・ DACK（出力データ受け取り）
- } 出力データに適用


10-2. タイミング

モード1入力 (TTLバッファ)



- t_s : データセットアップ時間 min 30nS
- t_w : STBパルス幅 min 30nS
- t_h : データホールド時間 min 10nS
- t_d : IBFセットディレイ min 10ns

モード1出力 (TTLバッファ)



- t_d : OBFディレイ min 30nS
- t_c : OBFクリアディレイ min 10ns
- t_w : DACK幅 min 30nS

11. パターン動作モード

11-1. 動作概要


パターンメモリのデータをクロックに同期させ、入出力を行う。

データ幅は、8 / 16 / 32ビット幅で、その幅に対応したメモリを搭載する。


(データ幅は、出荷時固定となります。)

データ量は、データ幅に関係なく最大1Mパターンとなります。

パターン出力




パターン入力



11-2. タイミング

出力タイミング (TTLバッファ)




d t d : データディレイ max 20nS

e t d : イネーブルディレイ max 20nS

出力クロック周波数 max 20MHz

(クロックの最大は、動作の最大であり、出力データに関しては、外部接続機器により異なります。)

入力タイミング (TTLバッファ)



d t s : データセットアップ min 20nS

e t s : イネーブルセットアップ max 20nS

出力クロック周波数 max 20MHz

12. 電源電圧

5.0V 単一電源を PCI バスコネクタ経由で加えます。

13. サイズ

PCI ハーフサイズカードです。

106(H) x 174(W) の 4 層基板